IBM Power11 处理器架构

摘要

IBM在Hot Chips 2025大会上发布Power11处理器架构详情。由于Power10取得巨大成功，Power11采用渐进式改进策略，继续使用三星7nm工艺但优化了速度，并引入硅中介层堆叠设计。核心升级包括AI加速能力集成、革命性的OMI内存架构（支持高达8TB DRAM和超1TB/s带宽），以及面向未来的量子安全特性。IBM还预告了下一代Power处理器的发展方向。

内容框架与概述

文章开篇介绍IBM Power系列处理器的定位——IBM专注于系统级解决方案而非单纯销售CPU，支持从单路到16路的无缝扩展架构。Power10的商业成功超出预期，因此Power11选择在其基础上迭代而非重构，这也意味着本次发布的革新内容相对有限。

在技术层面，文章重点阐述了Power11的三大核心升级：工艺方面延续7nm但采用三星更新迭代的技术并引入硅中介层堆叠设计；内存方面推出OMI架构，单芯片支持32个DDR5端口，以定制化OMI D-DIMM实现8TB容量和超1TB/s带宽的平衡；AI方面在Power10矩阵乘法引擎基础上进一步强化核内AI能力，并支持外部PCIe加速器如自研Spyre。

文章最后展望了IBM Power系列的未来规划，指出在摩尔定律放缓的背景下，IBM正通过chiplet和OMI等技术应对带宽与制造工艺的双重挑战。

核心概念及解读

OMI内存架构：IBM自研的分层内存架构，通过OMI缓冲器将DDR5内存扩展至32端口，在牺牲6-8纳秒延迟的前提下实现远超HBM的容量（8TB）和带宽（>1TB/s）平衡。

硅中介层堆叠设计：Power11采用基于三星代工的硅中介层技术，在维持7nm工艺的同时通过堆叠方式提升芯片集成度和性能。

量子安全（Quantum Safety）：Power11在全系统栈层面引入抗量子攻击能力，为应对未来量子计算对传统加密的威胁做前瞻性布局。

Spyre加速器：IBM自研的AI加速器，通过PCIe接口与Power11协同工作，强化系统的AI推理和训练能力。

Beachfront问题：chiplet架构下芯片边缘互连带宽资源紧张的挑战，IBM视OMI技术为解决方案之一。

原文信息

此摘要卡片由 AI 自动生成